

Комплектность и описания лицензионных программных продуктов для университетов по каналам Европрактис, 2016.

САПР производства компании Cadence.

Февраль 2016:

Центр поддержки микроэлектроники рад сообщить, что два новых инструмента доступны теперь для загрузки для всех пользователей Europractice Cadence IC Package:

Cadence Genus Synthesis Solution 15.2 (заменяет RTL Compiler) – техническая информация [доступна по ссылке](#)

Cadence Innovus Implementation System 15.2 (заменяет Encounter Digital Implementation System) – техническая информация [доступна по ссылке](#)

Если у вас ещё нет доступа к защищенным страницам и FTP серверу, обратитесь к вашему представителю Europractice за деталями доступа к ключам и загрузки нового программного обеспечения.

Что нового в релизе 2015-2016?

- **JasperGold Formal Verification Suite** – новое дополнение к IC Package

В связи с поглощением компанией Cadence компании Jasper EDA, мы рады анонсировать доступность инструментов Jasper в составе портфолио Cadence на Europractice.

- **Stratus High Level Synthesis** – новое дополнение к IC Package или TLM Package

Cadence объединяет мощь двух своих платформ высокоуровневого синтеза C-to-Silicon и Synthesizer и выпускает свой новейший HLS инструмент Stratus, который доступен теперь в составе портфолио Cadence на Europractice.


Cadence Tool Portfolio

The **Transaction Level Modelling (TLM) Package** consists of tools for high level design and verification of digital systems. (This is a subset of the IC Package).

The **IC Package** comprises a suite of advanced design and analysis tools for implementing digital, analogue and mixed-signal IC designs.

The **Systems Package** comprises tools for advanced PCB design and IC Packaging flows.

The **PCB Studio Package** provides an alternative PCB design capability for Microsoft Windows users.



Пакет "IC Package"

Пакет "IC Package" включает большое количество инструментов для цифрового, аналогового и смешанного дизайна.

Для аналогового и смешанного дизайна поддерживаются инструменты:

SPICE и FastSPICE (Spice, Verilog-A/AMS, VHDL-AMS), СВЧ анализ, среда для характеристики, оптимизации КВГ и т.д.

Для цифрового дизайна поддерживаются инструменты:

Моделирование (VHDL, Verilog, SystemC, SystemVerilog, SVA, PSL), формальная верификация, синтез, генерация тестовых векторов, имплементация, экстракция паразитных параметров, инструменты для нормоконтроля и т.д.

Список инструментов

IC Package 2015/2016	Название	Основные инструменты	Платформы
			Linux (Inx86)
Analog/Full Custom Design Tools	Virtuoso® Custom Design Platform IC 6.1.6 (OA)	Схемный ввод, моделирование, топологический редактор, редактор ограничений, анализ взаимовлияния и потребляемой мощности	RHEL 5 & 6
	Multi Mode Simulation MMSIM 14.1	Аналоговый симулятор, включая Spectre®, Ultrasim и APS	RHEL 5 & 6
System Design & Verification	C to Silicon CTOS 14.2	Высокоуровневый синтез C, C++ или System C в RTL	RHEL 5 & 6
Verification IP	Verification IP Catalog VIPCAT 11.3	Verification IP для широкого набора протоколов	RHEL 5 & 6
Logic Design & Functional Verification	Incisive® Verification Platform INCISIV 15.1	Логическое моделирование Формальная верификация	RHEL 5 & 6
Digital Design & Synthesis Tools	Conformal Constraint Designer & Formal Equivalence Checker CONFRML 15.1	Редактор ограничений SDC Формальная верификация Low Power верификация ECO верификация	RHEL 5 & 6
	Genus™ Synthesis Solution GENUS 15.2 (заменяет RTL Compiler)	Синтез RTL в нетлист	RHEL 6
	RTL Compiler RC 14.2 (legacy)	Синтез RTL в нетлист Синтез с предсказанием физического уровня	RHEL 6
	Encounter® Test ET 15.1	DFT, ATPG	RHEL 5 & 6

Digital Implementation Tools	Silicon Signoff & Verification SSV 15.1 (заменяет ETS)	Tempus статический временной анализ Voltus – анализ цепей питания, IR Drop и температурный анализ	RHEL 5 & 6
	Virtuoso Library Characterisation Liberate 14.1 (ранее Altos)	Характеризация библиотек	RHEL 5
	Innovus™ Implementation System INNOVUS 15.2 (replaces EDI)	Размещение и трассировка, инструмент физического синтеза	RHEL 6
	Encounter® Digital Implementation System EDI 14.2 (legacy)	Размещение и трассировка, инструмент физического синтеза	RHEL 5 & 6
Physical Verification	Assura® Physical Verification ASSURA 4.14	DRC & LVS для >90nm	RHEL 4 & 5
	Physical Verification System PVS 15.1	DRC & LVS для 90nm и ниже	RHEL 5 & 6
	Quantus Extraction EXT 15.1	Экстракция паразитных RC параметров и анализ	RHEL 5 & 6

Важно:

Платформа SunSPARC Solaris более не поддерживается.

Пакет “Systems Package”

Пакет включает в себя набор инструментов для PCB дизайна:

Среда для ввода дизайна, менеджер ограничений, симуляция (VHDL, Verilog), топология платы, роутинг, смешанное моделирование, анализ взаимовлияния и потребления и т.д.

Список инструментов

Systems Package 2014/2015	Название	Основные инструменты	Платформы	
			Linux (Ixx86)	Windows (Server2008, Vista,7)
PCB Design	System, Package & Board SPB 16.6	Front End для PCB дизайна (Allegro Design Authoring) Совместный дизайн FPGA-PCB Смешанное моделирование Редактор PCB Менеджер библиотек и дизайнов	RHEL 4 & 5	да

Signal & Power Integrity	Allegro® Sigrity™ Sigrity 2015	PowerSI – анализ взаимовлияния PowerSI 3D экстрактор PowerDC – температурный анализ и анализ по постоянному току XtractIM – экстракция моделей	RHEL 5	да
Verification IP	Verification IP Catalog VIPCAT 11.3	Verification IP для широкого набора протоколов	RHEL 5 & 6	-
Logic Design & Functional Verification	Incisive® Verification Platform INCISIV 15.1	Логическое моделирование Формальная верификация Менеджмент и планирование верификации	RHEL 5 & 6	-

Важно:

Платформа SunSPARC Solaris более не поддерживается.

Пакет “TLM Package”

Пакет «TLM package» включает инструменты для цифрового дизайна и верификации: Логического моделирование (VHDL, Verilog, SystemC, SystemVerilog, SVA, PSL и т.д.), формальная верификация, создание и проверка ограничений, логический синтез, высокоуровневый синтез (C/C++/SystemC) и проверка логической эквивалентности.

Список инструментов

TLM Package 2014/2015	Название	Основные инструменты	Платформы
			Linux (Inx86)
High Level Synthesis	C to Silicon CTOS 14.2	Высокоуровневый синтез C, C++ или System C в RTL	RHEL 5 & 6
Verification IP	Verification IP Catalog VIPCAT 11.3	Verification IP для широкого набора протоколов	RHEL 5 & 6
Logic Design & Functional Verification	Incisive® Verification Platform INCISIV 15.1	Логическое моделирование Формальная верификация Инструменты для создания виртуальных платформ	RHEL 5 & 6
Digital Design & Synthesis Tools	Conformal Constraint Designer & Formal Equivalence Checker CONFRML 15.1	Редактор ограничений SDC Формальная верификация	RHEL 5 & 6
	RTL Compiler RC 14.2	Логический синтез	RHEL 5 & 6

Пакет “PCB Studio Package”

Пакет «PCB Studio Package» обеспечивает альтернативную среду разработки печатных плат с поддержкой Microsoft Windows.

Пакет включает в себя инструменты для ввода данных, топологии ПП, SPICE моделирования и анализа межсоединений.

Список инструментов

PCB Studio Package 2014/2015	Название	Основные инструменты	Платформы
PCB Design	PCB Studio SPB 16.6	<i>Front End PCB Design with Capture CIS</i> <i>FPGA System Planner (2 FPGAs)</i> <i>AMS Simulation</i> <i>PCB Layout & Routing (up to 6 layers)</i>	Windows (Server2008, Vista,7)
Signal Integrity	Allegro® Sigrity™ ASI 16.6	Signal Integrity Analysis	Windows (Server2008, Vista,7)

Дополнительные пакеты

Лицензии генерируются для тех же серверов (с тем же количеством мест, что и для основного пакета). Невозможно предоставить отдельную лицензию.

JasperGold Formal Verification Platform

JasperGold Apps отвечает специфическим задачам дизайна и верификации. Apps представляет собой общую базу данных для обмена данными между различными приложениями. Отладка теперь проще с Visualize™ средой и технологией QuietTrace™.

Дополнительные пакеты Europractice от Cadence включают:

- [Formal Property Verification App](#)
- [X-Propagation Verification App](#)
- [Connectivity Verification App](#)
- [Structural Property Synthesis App](#)
- [Coverage App](#)

Stratus High Level Synthesis Optional Package

Cadence объединяет мощь двух своих платформ высокоуровневого синтеза C-to-Silicon и Synthesizer и выпускает свой новейший HLS инструмент Stratus.

Stratus HLS обеспечивает ускорение разработки в 10 и более раз по сравнению с традиционным маршрутом RTL и уменьшает срок разработки IP с месяцев до недель.

При помощи Stratus HLS вы можете легко создавать модели SystemC, C или C++, используя Stratus integrated design environment (IDE). Вы можете использовать модели повторно для других технологических платформ проще, чем в традиционных маршрутах RTL.

Virtuoso Advanced Node Option to the IC Package

Данная опция для Europractice представляет собой ICADV 12.1 version платформы Virtuoso для предоставления дополнительной функциональности для технологических процессов с нормами 20nm и ниже, а также дополняется новым и улучшенным тулом экстракции Quantus QRC.

3D-IC Option to the the IC package

Cadence 3D-IC технология позволяет осуществлять имплементацию нескольких кристаллов, используя сквозные межсоединения (TSV) и соединения при помощи микробампов. Она поддерживает стеки кристаллов и технологию интерпозеров. Новейшие версии инструментов поддерживают TSV/micro-bump маршруты в средах Virtuoso и Encounter.

System in Package (SiP) Option для лицензиатов пакетов IC и Systems

Опция SiP предоставляет цифровые и радиочастотные возможности для интеграции нескольких кристаллов (на одной подложке).